테크윈

VIA의 자회사로 계속 CPU 개발을 담당하는 켄타우로스는 그 후도 순조롭게 개발을 진행한다. 원래 켄타우로스의 인원 수십명은 CPU설계 회사로 이상할 정도로 작은만큼, 인텔이나 AMD처럼 매년 또는 2년마다 새로운 제품과 아키텍처를 투입한다는 것은 도저히 불가능해 보였다. 그 결과, 평균 3년 정도로 신제품이 투입된다는 느긋한 속도로되어 있지만, 시장을 생각하면 이것으로도 충분하다는 생각이었던 것이다.

'사무엘'코어와 그 개량판

마지막으로 켄타우로스가 반도체 산업 국제회의(FPM)에 참여할 수 없게되어 버렸다. 따라서 이무렵의 켄타우로스 프로세서가 어떤 로드맵을 가지고있는지 알수없지만, 이 정보를 정리한 것이 아래 그림이다. '사무엘', '에스라'라고하는 것은 VIA에서 말하는, 'C5xx', 'CNx'라고하는 것은 켄타우로스에서 말하는 코드명이다.

VIA-켄타우로스의 커집니다.)

당초에 'VIA사이릭스III'로 등장한 사무엘에서 차세대 에스라코어 까지는 순조로웠다. 그러나 그 이후에 '느헤미야'코어 세대에서는 여러가지 계획이 나왔다가 사라지는것을 알 수있다. 결국 '에스더'코어를 채택했지만, 종래와 전혀 관계가없는 '이사야'코어가 등장하고있다. 덧붙여서 이사야(CN)의 설계에 들어간 것은 생각되며, 설계 시작부터 제품 등장까지 4~5년정도의 기간이 소요 것은 인텔이나 AMD와 비슷한 것이다.

좀 더 자세히 설명하겠다. 먼저 2000년 등장한 사이릭스III 'C5A'의 이후에, 150nm(0.15μm) 공정을 이용한 'C5B'가 2001년 출시된다. 제품명은 'VIA C3'로 변경되고 동작 주파수도 800MHz까지 끌어 올려졌다. 또한 이 C5B코어의 모바일 저전력화한 시리즈도 등장했다. 이것은 300MHz클럭으로 2.5W의 전력소모를, 600MHz클럭으로 최대6W소모로 넷북이나 MID에도 쓸만한 저전력을 자랑하고있다.

이에 계속되는 것이 에스라코어의 'C5C', 'C5N'이다. C5C와 C5N의 차이는 버스와 공정이다. 우선 C5N 의 버스는 인텔의 펜티엄III(투알라딘 코어)에 지원되는 특수 P6버스를 지원하고있다.

공정에 대해서는 조금 설명이 필요할 것같다. C5C과정은 트랜지스터가 130nm에 배선은 150nm의 알루미늄(Al)배선이라는 혼재된 상태였다. 이것은 당시 제조 업체인 대만 TSMC가 130nm구리(Cu)배선 공정의 양산을 시작했지만, 이것이 문제가 되어 제대로 제조할 수 없는 사태에 빠졌다.

여담이지만, 이것에 보기 좋게 타격을 입은것이 미국 '트렌스메타'사(社)다. 모바일 CPU '크루소'의 2세대 제품이 근 1년이나 출하가 지연되여 그것이 궁극적으로 트렌스메타의 파산으로 이어졌다. 무엇보다 트렌스메타의 경우 TSMC만의 문제가 아니라 양쪽에 모두에게 문제가 있었던 모양이다.

이야기를 되돌려서, 켄타우로스는 트랜지스터만을 130nm로 배선은 기존의 150nm알루미늄배선을 사용하여이 문제에 상관하지않고 별 문제없이 제품을 출시할 수 있었다. 그러나 동작 주파수는 약간 빨라졌지만, 다이 크기는 52mm2로 변함이 없다.

마지막으로, C5N는 130nm구리배선을 사용하도록 변경되었지만, 배선 설계의 시도까지에는 이르지 않았는지, 크기는 거의 변하지 않았다. 동작 주파수의 향상과 소비 전력 감소로써 C5N는 1GHz클럭대에 도달하고 최대 소비 전력은 18.5W로써 꽤 낮아졌다.

인텔과의 소송 결과

그럼 그 C5X가어떤 CPU가 될 예정이었던가에 대해 알아보자. 2명령어 해석 디코더와 동시 1.5명령어(제한된 2명령어 처리로 실질적으로는 1.5개상당) 정수 연산 유닛 이중화된 MMX/SSE 실행 유닛을 가지고,64KB의 L1캐시를 각각 명령어/데이터로, 256KB의 L2캐시를 탑재한다는것이 기본 목표였다.

C5XL를 슬림화한 것으로, L1캐시는 C5X와 마찬가지로 명령어/데이터로 각각 64KB씩 할당하면서 L2캐시가 64KB, 디코딩/실행 유닛도 동시 1명령어만으로 한 것이다. 결과부터 말하자면 VIA가 주력하고있는 임베디드 시장에서는 '동시 2명령어 실행구조는 아직 높은비용이 든다'고하여 보류되고 C5XL만이 살아남았다.

C5XL이나 C5P의 느헤미야코어는 통합 CPU '코어 퓨전 프로세서'의 기반이되는 등 널리 사용되었다. 또 'C3-M'라는 모바일 제품도 라인업되어 있었지만, VIA C3 시스템이 느헤미야의 최후가된다.

가장 큰 이유는 인텔과 VIA의 특허 침해 소송건 때문이다. 2001년 인텔이 VIA를 고소한것부터 시작된이 소송은 합의를 맞이했지만, 그 합의 조건에 '인텔은 VIA에 대해 인텔 프로세서 버스와 호환할 수 있는 칩셋의 제조및 판매에 4년간 라이센스를 부여함과 동시에, 5년째에는 특허를 주장하지 않는다' 라는 것이 있었다. 이에따라 VIA는 소켓370칩셋을 제조,판매가 가능하지만, 그 이후는 할수없게 됬기 때문이다.

따라서 켄타우로스는 P4버스(엄밀하게는 펜티엄M에 사용된 버스)를 기반으로 일부 변경했한 'VIA V4 Bus'을 새롭게 제작한다.

그러나 갑자기 전면적으로 전환하는 것은 아려웠고, 사실 경부터 VIA호환 칩셋 사업은 매우 저조하였다. 로드맵이 일부 공개되기는 했지만, 사실상 새로운 제품은 이후에 등장하고 있지 않다.

'에덴'으로 빠르게 성장한 VIA의 임베디드 사업

소형 베어본에 탑재되어있는 'VIA C7'(에덴)

대신할 정도는 아니지만, VIA의 임베디드 부문은 급속히 좋아지고 있었다. 특히 이 회사가 2001년에 발표한 Mini-ITX폼팩터에 맞는 VIA '에덴'시리즈의 SBC(단일 보드 컴퓨터)의 급속한 보급으로 엄청난 매출 증가가 있었다.

어쨌든, 칩셋의 경우 1개에 10~20달러 정도이고 CPU도 40~50달러 정도의 가격으로써 이익으로 말하면 CPU와 칩 세트를 통틀어도 몇 달러밖에 안되지만, SBC는 가격이 1대에 100달러가까이 되서 이익도 갑자기 수십 달러가 되게된다. 단적으로 말하면, 출하 수량이 한 자리정도 줄어도 매출이나 이익은 변하지 않는 것이다.

이러한 상황이 되자 자사의 버스 인터페이스로 변경해도 별 불편이 없었고, 불필요한 분쟁이 인텔과 일어난다던가 하는 걱정도 없어졌다. V4 Bus에 대응한 'C5J'(에스더) 코어가 'VIA C7'브랜드로써 발표된다.

이 C5J는 로드맵에서 보면 C5아키텍처의 연장선상에 있다. 차이점은 우선 IBM의 90nm공정으로 전환함으로써 미세화를 도모하고, 트랜지스터 수에 여유가 있었기 때문에 L2캐시를 128KB로 증가시키고 또한 새로운 SSE2/SSE3명령어에 대응했고, 암호화 처리 가속기를 내장하고 있다.

다이 크기는 31.7mm2로 상당히 소형화 되었지만 이건 약간 특이사항이었다. 왜냐하면 MPF C5XL/C5P가 발표되었을때 '전체 비용은 다이크기가 50mm2정도가된야 완벽한 균형을 이룬다'고 글렌 헨리가 말했기 때문이다.

왜냐하면, CPU다이에서는 많은 배선이 나와 있으며, 이를 패키지와 결합하는데 너무 작은 배선에 필요한 배선 접속부와는 정상적것이 맞지 않는다. 그러면 좀더 작은 접속부를 사용해야 하지만, 이것은 매우 높은 비용이 들게된다.

사실 같은 이야기는 최근 인텔의 아톰도 마찬가지다. 인텔의 아톰Z 시리즈에서 사용하는 패키지는 자칫 다이 자체보다 비용이 많이 붙는다고한다. 이곳은 공간 절약이 최우선 제품이라 다소 비용이 올라가도 지장은 없을 것이지만, VIA처럼 저비용 CPU를 노리는 경우 단순히 다이보다 패키지 비용이 올라가서 의미가 없어지게된다. 그 의미는 차세대 제품인 '나노'프로세서의 다이가 60mm2로 되었기 때문에 다시 전체적인 비용은 내려갔을 것으로 예상된다.

그럼 왜 C5J는 다이 크기를 30mm2로 축소해 버렸을까? 그것은 여유공간에 대량의 L2캐시 메모리를 사용하면 성능이 많이 오르지 않는 반면, 트랜지스터의 증가로 누설 전류에 의한 정적 소비 전력도 늘어나고, 상대적으로 저전력을 유지하는 것이 어렵게되기 때문이다. 다시말하자면 다이크기를 늘리기위해 위해 탑재해야 할 기능과 회로가 더이상 없었다는 것이다.

'VIA C7-M'을 채용한 초기 넷북 'HP 2133 미니-노트'
최근에는 거의 보이지 않게되었지만 초기의 넷북에는 C7을 채용한 제품도 많았다.

그래도 C5J는 최대 2GHz까지 클럭을 늘리면서, 또한 저전력 버전과 초저전력 버전을 라인업하는 등 제품 포트폴리오는 상당히 증가하게되었다. C3의 변화는 표준적인 CPU 코어로 VIA C7은 앞으로도 라인업되어 지속될 것으로 예상되었다. 특히 당시 넷북의 급속한 보급은 C7에게도 분명 힘이되었고, 이로 인해 저가 노트북을위한 시장 점유율도 약간 늘어난 모양이다.

'VIA 나노'

컴퓨텍스 타이페이 VIA 부스에 전시되고 있던 'VIA 나노'의 실물

드디어 발표된 것이 'CNA'(이사야) 'VIA 나노'이다. 당초는 'CN'라는 코드명 이었지만, 그 라인업을 확충하기로 결정하여 'CNB', 'CNC'이라는 코드명으로 바뀌었다고 알려져있다.

VIA 나노는 결국, 요즘의 CPU에서는 표준 기능인 수퍼 스칼라와 아웃 오브 오더를 탑재하게 되었는데, 그 이유는 앞서의 다이 크기 문제 같다. 즉 저전력 화와 고속 화를 노리기 위해 프로세스를 미세화하면 사용할 수있는 트랜지스터 수가 엄청나게 감소해 버린다. 다이 크기를 일정 범위로 유지하기 위해서는 나름의 트랜지스터 수를 유지해야 하는데, 거기에서 반대로 '슈퍼 스칼라/아웃 오브 오더라도 탑재하지 않으면 트랜지스터를 늘리지 못한다'라는 발상이 나온것 같다.

또 배경에있는 임베디드 응용 분야에서도 성능 향상의 요구가 나오고 있었고 또한 인텔 CPU와 같은 고속프로세스가 아닌 일반적인 프로세스를 사용 켄타우로스는 성능을 높이기 위해 작동 주파수를 상당히 높여야 한다는 등의 대안도 사용할 수 없었던 것이 또다른 이유인듯 하다. 이 부분은 파운드리에 의존하는 팹리스 기업의 약점이라고도 말할 수 있다.

발매한 VIA나노 탑재 메인 보드 'VIA VB8001'

인 오더의 C5계열 CPU의 경우, 아무리 노력해도 1명령어/사이클에 지나지 않고, 성능을 높이려면 동작 주파수를 올릴 수밖에 없었다. 보다 성능을 올리려고 한다면, 2명령어/사이클 구조가 필요하다는 것이다. 전력만으로 보면 C7보다 약간 오르고 있지만 성능이 오르려면 그 이상으로 소비전력이 늘어나야 하기 때문에 에 성능대비 소비 전력이라는 관점을 개선하는 것도 임베디드 및 넷북에 최적화된다고 말할 수 있다.

프리뷰가 지나고 첫번째 성능에 관한 이야기가 나온 후 VIA는 공식적으로 자사의 듀얼코어 '나노X2' 프로세서를 공개했다. 이전 샘플이 65nm공정에서 만들어진 반면 최종칩은 TSMC의 40nm 공정에서 만들어진것이다. 그리고 보다 미세화된 공정덕분에 종래의 나노에서 추가소비전력 상승없이 성능을 배로 증가할 수 있게되었다. VIA나노X2 는 2개의 x86아웃 오브 오더 를 갖고있고 64bit소프트웨어를 지원한다. 구조는 이사야 아키텍쳐와 같고 코어당 128KB의 L1캐시와 1MB의 L2 케시를 가지고 있다. 또한 가상화기술도 포함되어있다. 나노X2의 1.2Ghz제품은 아톰D252보다 훨씬 뛰어나면서 전력소모는 비슷하여 주목을 받고있다.

발표된 나노X2사용 메인보드 'EPIC-M900'

에는 나노X2를 MCM으로 하나의 기판위에 얹은 '나노-쿼드코어', 'L4700'을 발표했다. TDP는 27W로 쿼드코어로써는 극도로 낮은 소비전력으로 저전력 프로세서 시장에서의 앞으로 추이가 기대된다.

좌측이 나노X2, 우측이 나노-쿼드코어다.

출처: via, ascii
원문: http://ascii.jp/elem/000/000/437/437005/

[OGTITLE]8 VIA 프로세서의 현재 나노쿼드코어[/OGTITLE]